瑞萨发布 64 位 MPU RZ/G3L 与 RZ/G3SE:引脚兼容,深待机压到 1 mW 级

来源:Renesas · 收录日期 2026-09-10 · 原文链接 ↗
图:Renesas

一次发布两颗,而且引脚兼容

9 月 10 日,瑞萨电子(Renesas)宣布扩充 RZ/G 系列,推出两颗 64 位通用微处理器:RZ/G3L 与 RZ/G3SE,面向人机界面(HMI)与物联网边缘系统。两家公司都在做的事,瑞萨这次的做法是「成对发布」——两颗芯片引脚兼容,开发者可以把同一块 PCB 复用到多条产品线上,简化开发并缩短上市时间。

具体分工是这样的:RZ/G3L 集成了一颗用于 3D 图形渲染的 GPU,同时带 H.264 视频编解码器,瑞萨给它的定位是智能零售终端与医疗 HMI 设备,这类产品既要图形界面好看,又要能处理视频。RZ/G3SE 则砍掉这些加速器,面向显示需求简单的物联网设备,例如只需要状态指示和配置界面的充电桩与工业网关。换句话说,同一个封装下,一颗管「好看」,一颗管「够用」。

引脚兼容在嵌入式选型里是一项实际价值很高的特性。整机厂的常见困境是:低配型号和高配型号的硬件设计不同,于是要做两套原理图、两块板、两轮认证。如果处理器可以在不改板的情况下上下替换,产品线就能用同一套硬件设计覆盖不同价位的市场。

1 mW 级深待机:第三代 RZ/G 的功耗架构

本次发布最突出的差异化点是待机功耗。瑞萨表示,这两颗芯片属于第三代 RZ/G 系列,采用了自有的电源管理架构,可以把深待机(deep standby)功耗降到 1 mW 量级。更关键的是「保留了内存里的 Linux 系统」——也就是说设备进入待机时不需要关掉整个系统,被唤醒时可以迅速恢复运行,而不必走一遍完整的启动流程。

这个特性解决的是常连设备的真实矛盾。网关、充电桩、能源表计这类设备大部分时间无事可做,但要求随时能被唤醒并立即响应;如果每次唤醒都要重新引导内核、重新初始化外设,响应延迟和瞬时功耗都会很难看。把系统镜像挂在内存里、只把功耗压到毫瓦级,是这类场景常见的设计思路,瑞萨把它做进了芯片而非板级方案里。

计算侧则是常见的大小核搭配:CPU 集簇最多四颗 Arm Cortex-A55,主频最高 1.2 GHz,另有一颗主频 200 MHz 的 Cortex-M33 协处理器。A55 负责跑 Linux 与图形界面,M33 适合承担实时性要求更高的控制任务——这种「应用核 + 实时核」的组合在工业与汽车领域已经相当普遍,因为它可以在同一颗芯片上把「操作系统世界」和「实时世界」分开。

连接、安全与工业级的底子

要理解 TSN 为什么出现在这类芯片上,需要回到工业现场的变化。传统的工业以太网是「尽力而为」的:数据什么时候到、抖动有多大,取决于网络当时的负载。但当一条产线上同时跑运动控制、视觉检测与状态上报时,控制系统需要知道的是最坏情况下的到达时间,而不是平均值。TSN 是一组 IEEE 标准,用时间同步、流量调度与优先级抢占把这段「最坏延迟」变得可预测——对整机厂而言,这决定了能否用同一张以太网同时承载实时控制与普通数据,而不必为实时流量单独拉一套现场总线。

接口方面,瑞萨强调的是一条 PCIe、两路支持 TSN 的千兆以太网与 USB。PCIe 的用途被点得很明确:可以接 5G 通信模组、Wi-Fi 6 模组,甚至外接 AI 加速器。TSN(时间敏感网络)支持的千兆以太网则用于工业网络,提供低延迟、高可靠的通信,满足实时性要求。

安全与可靠性配置是车规/工业级的常见组合:片上内存与外部 DDR 接口均带 ECC(纠错码);安全方面包括瑞萨自有的 Secure IP、安全启动、Arm TrustZone 与防篡改检测;工作结温范围覆盖 −40℃ 到 +125℃。封装有两种:14 毫米见方的 400 引脚 LFBGA,与 17 毫米见方的 368 引脚 LFBGA。软件侧提供符合 Civil Infrastructure Platform(CIP)的 Verified Linux Package,取向是长期支持。

瑞萨边缘 AI 与应用处理器事业部副总裁 Hari Pendurty 的表述是:随着工业与物联网设备越来越复杂,客户需要在性能、功耗、连接性与设计可扩展性之间取得平衡;RZ/G3L 与 RZ/G3SE 就是为帮助客户应对这些变化、并借助统一硬件平台更高效地扩展产品而开发的。

生态、参考方案与可获得性

瑞萨为这两颗 MPU 列出了十项生态方案,涵盖图形界面开发环境、操作系统、软件与系统级模块。图形界面侧伙伴包括 LVGL、Embedded Wizard、Slint、Candera、Spyrosoft 与 Qt;操作系统侧点名了 Zephyr RTOS 与 Atmark Techno;系统级模块侧则是 Embedded Artists(Virtium 旗下)与 Advanet。对使用开源 GUI 框架或 Zephyr 的团队来说,这是一个省事的信号:至少在伙伴名单上,工具链与实时系统都有人接手。

瑞萨还给出了两个「组合方案」:基于 RZ/G3L 的 Mode 3 交流充电桩壁挂盒方案,带高层 PLC 通信;以及基于 RZ/G3SE 的 AI 智能家庭安防中枢方案,通过接入摄像头、麦克风与传感器实现更高级的监控,并具备云端连接能力。这类参考设计的作用是把「芯片能做什么」翻译成「整机大致长什么样」,对方案商选型有直接影响。

可获得性上,两颗芯片在发布当天即已供货,配套的评估板套件由一块 SMARC v2.1 模块板与一块载板组成,两款器件都有对应套件。对已经用 RZ/G 系列的团队来说,这意味着升级路径是现成的;对新项目来说,评估成本也在常规范围内。

需要补充的是,两颗芯片都没有内置 NPU。瑞萨在这一定位上把算力问题留给了外接路径——通过 PCIe 接加速器,或者选择 RZ 系列里带 NPU 的其他型号。这是一个明确的取舍:在低功耗、低成本、长生命周期的工业与网关场景里,把神经网络推理交给外部器件是常见做法,代价是 BOM 与软件栈都多一层。

本文由 OLICCA.LAB 基于公开资料整理编译,版权归原作者所有;查看原文 ↗
粤ICP备2026135354号-1 · 隐私说明